NECSTFridayTalk – Enhancing the scalability of multi-FPGA stencil computations via highly optimized HDL components
NECSTFridayTalk
Emanuele Del Sozzo
PostDoc, DEIB - Politecnico di Milano
Evento on line via Facebook
5 Novembre 2021
ore 13.00
Contatti:
Marco Santambrogio
Linea di Ricerca:
Architetture
Emanuele Del Sozzo
PostDoc, DEIB - Politecnico di Milano
Evento on line via Facebook
5 Novembre 2021
ore 13.00
Contatti:
Marco Santambrogio
Linea di Ricerca:
Architetture
Abstract
Il 5 Novembre 2021 alle 13:00 Emanuele Del Sozzo, PostDoc del Politecnico di Milano, interverrà al NECSTFridayTalk sul tema “Enhancing the scalability of multi-FPGA stencil computations via highly optimized HDL components“.
Gli algoritmi basati su stencil sono una classe rilevante di kernel computazionali nei sistemi ad alte prestazioni, poiché appaiono in una miriade di campi, dall’elaborazione delle immagini alle simulazioni sismiche, dai metodi numerici alla modellazione fisica. Tra le varie incarnazioni di calcoli basati su stencil, Iterative Stencil Loop (ISL) e Convolutional Neural Network (CNN) rappresentano due esempi ben noti di kernel appartenenti alla classe stencil. Infatti, gli ISL applicano lo stesso stencil più volte fino alla convergenza, mentre i livelli della CNN sfruttano gli stencil per estrarre le caratteristiche da un’immagine. L’essenza computazionalmente intensiva di ISL, CNN e in generale dei carichi di lavoro basati su stencil richiede soluzioni in grado di produrre implementazioni efficienti in termini di throughput ed efficienza energetica. In questo contesto, le FPGA sono i candidati ideali per tali carichi di lavoro, in quanto consentono di progettare architetture su misura per il modello computazionale regolare dello stencil. Inoltre, la crescente necessità di miglioramento delle prestazioni porta le architetture basate su FPGA a scalare su più dispositivi per beneficiare di un’accelerazione distribuita. Per questo motivo, questo talk propone una libreria di componenti HDL per calcolare efficacemente ISL e l’inferenza di CNN su FPGA, insieme a un’architettura scalabile multi-FPGA, basata su interconnessioni PCB personalizzate. La nostra soluzione facilita il flusso di progettazione e garantisce sia scalabilità che prestazioni competitive con lo stato dell’arte.
Gli algoritmi basati su stencil sono una classe rilevante di kernel computazionali nei sistemi ad alte prestazioni, poiché appaiono in una miriade di campi, dall’elaborazione delle immagini alle simulazioni sismiche, dai metodi numerici alla modellazione fisica. Tra le varie incarnazioni di calcoli basati su stencil, Iterative Stencil Loop (ISL) e Convolutional Neural Network (CNN) rappresentano due esempi ben noti di kernel appartenenti alla classe stencil. Infatti, gli ISL applicano lo stesso stencil più volte fino alla convergenza, mentre i livelli della CNN sfruttano gli stencil per estrarre le caratteristiche da un’immagine. L’essenza computazionalmente intensiva di ISL, CNN e in generale dei carichi di lavoro basati su stencil richiede soluzioni in grado di produrre implementazioni efficienti in termini di throughput ed efficienza energetica. In questo contesto, le FPGA sono i candidati ideali per tali carichi di lavoro, in quanto consentono di progettare architetture su misura per il modello computazionale regolare dello stencil. Inoltre, la crescente necessità di miglioramento delle prestazioni porta le architetture basate su FPGA a scalare su più dispositivi per beneficiare di un’accelerazione distribuita. Per questo motivo, questo talk propone una libreria di componenti HDL per calcolare efficacemente ISL e l’inferenza di CNN su FPGA, insieme a un’architettura scalabile multi-FPGA, basata su interconnessioni PCB personalizzate. La nostra soluzione facilita il flusso di progettazione e garantisce sia scalabilità che prestazioni competitive con lo stato dell’arte.
L’appuntamento si terrà online e lo streaming sarà disponibile su Facebook al LINK
Il NECSTLab è un laboratorio del DEIB, focalizzato su diverse aree di ricerca nel mondo dei computer: dalle caratteristiche architetturali alle metodologie di co-design hardware-software, fino alle problematiche di sicurezza e affidabilità.
Ogni settimana, i “NECSTFridayTalk” invitano ricercatori, professionisti o imprenditori a raccontare le loro esperienze lavorative e i progetti che stanno realizzando nel settore “Computing Systems”.
