NECST Friday Talk
Sicurezza hardware e sintesi ad alto livello: il bello, il brutto e il cattivo
Christian Pilato
Ricercatore DEIB - Politecnico di Milano
DEIB - NECSTLab Meeting Room (Edificio 20, piano seminterrato)
3 Maggio 2019
ore 12.00
Contatti:
Marco Santambrogio
Linea di Ricerca:
Architetture
Christian Pilato
Ricercatore DEIB - Politecnico di Milano
DEIB - NECSTLab Meeting Room (Edificio 20, piano seminterrato)
3 Maggio 2019
ore 12.00
Contatti:
Marco Santambrogio
Linea di Ricerca:
Architetture
Sommario
La sicurezza e la privacy stanno diventando una delle maggiori preoccupazioni per l'elaborazione dei dati, anche in considerazione della crescente globalizzazione dell’intero processo di produzione elettronico.
I moderni sistemi di elaborazione devono includere un supporto hardware per fornire un mezzo rapido ed efficiente per garantire che le informazioni preziose non vengano rubate, proteggendo non solo i dati dell'utente, ma anche la proprietà intellettuale di aziende di componenti o di semiconduttori. Sebbene esistano molte soluzioni per questi problemi, di solito vengono applicate nelle ultime fasi del progetto del dispositivo, spesso compromettendo le ottimizzazioni precedenti. Affrontare la sicurezza hardware durante la sintesi di alto livello è un approccio interessante per progettare e integrare soluzioni a livelli più alti di astrazione,
co-ottimizzandole con il resto del design.
In questo intervento presenterò le recenti ricerche sulle estensioni alla sintesi di alto livello per l'integrazione di diverse funzionalità di sicurezza, come il tracciamento del flusso di informazioni, il watermarking e l'offuscamento. Presenterò anche l'altra faccia della medaglia: in che modo gli strumenti di sintesi di alto livello possono essere efficacemente compromessi per diventare potenti vettori di attacco. Infine, illustrerò le sfide aperte per affrontare la sicurezza dell'hardware durante la progettazione di alto livello.
NECSTLab è un laboratorio del DEIB, focalizzato su diverse aree di ricerca nel mondo dei computer: dalle caratteristiche architetturali alle metodologie di co-design hardware-software, fino alle problematiche di sicurezza e affidabilità.
Ogni settimana, i "NECST Friday Talk" invitano ricercatori, professionisti o imprenditori a raccontare le loro esperienze lavorative e i progetti che stanno realizzando nel settore "Computing Systems".
I moderni sistemi di elaborazione devono includere un supporto hardware per fornire un mezzo rapido ed efficiente per garantire che le informazioni preziose non vengano rubate, proteggendo non solo i dati dell'utente, ma anche la proprietà intellettuale di aziende di componenti o di semiconduttori. Sebbene esistano molte soluzioni per questi problemi, di solito vengono applicate nelle ultime fasi del progetto del dispositivo, spesso compromettendo le ottimizzazioni precedenti. Affrontare la sicurezza hardware durante la sintesi di alto livello è un approccio interessante per progettare e integrare soluzioni a livelli più alti di astrazione,
co-ottimizzandole con il resto del design.
In questo intervento presenterò le recenti ricerche sulle estensioni alla sintesi di alto livello per l'integrazione di diverse funzionalità di sicurezza, come il tracciamento del flusso di informazioni, il watermarking e l'offuscamento. Presenterò anche l'altra faccia della medaglia: in che modo gli strumenti di sintesi di alto livello possono essere efficacemente compromessi per diventare potenti vettori di attacco. Infine, illustrerò le sfide aperte per affrontare la sicurezza dell'hardware durante la progettazione di alto livello.
NECSTLab è un laboratorio del DEIB, focalizzato su diverse aree di ricerca nel mondo dei computer: dalle caratteristiche architetturali alle metodologie di co-design hardware-software, fino alle problematiche di sicurezza e affidabilità.
Ogni settimana, i "NECST Friday Talk" invitano ricercatori, professionisti o imprenditori a raccontare le loro esperienze lavorative e i progetti che stanno realizzando nel settore "Computing Systems".
Biografia
Christian Pilato is an Assistant Professor at Politecnico di Milano. He has a Ph.D. in Information Technology from Politecnico di Milano (2011). He was a Post-doc Research Scientist at Columbia University (2013-2016) and Università della Svizzera Italiana (2016-2018). His research interests include high-level synthesis, reconfigurable systems, and system-on-chip architectures, with emphasis on memory and security aspects. He delivers invited keynotes, talks, and tutorials on high-level synthesis and system-on-chip design (FPT, FPL, CASES). He served as program chair of IEEE EUC 2014. He serves on the several program committees of several conferences in the area of embedded systems, CAD, and reconfigurable architectures (FPL, DATE, CASES). He is a member of IEEE, ACM and HiPEAC.