La linea di ricerca riguarda la progettazione di circuiti e sistemi totalmente integrati in silicio (ASIC). I moderni processi tecnologici CMOS su scala nanometrica rendono oggi possibile il trattamento digitale dei segnali a velocità superiore, consumo e occupazione di area inferiori, ma degradano le prestazioni dei blocchi analogici quali guadagno, matching o rumore. La totale integrazione dei sistemi elettronici in silicio ad alte prestazioni, come quelli utilizzati per terminali wireless ad alta capacità di canale (5G) o per sensori wireless pervasivi a basso costo e consumo di energia (IoT), ma anche per sistemi radar per veicoli autonomi o sensori intelligenti ad onde millimetriche, richiede quindi un cambio di paradigma nella progettazione elettronica, in cui l’elaborazione digitale è messa a servizio di ogni singolo blocco analogico per migliorarne efficientemente le prestazioni, compensando in tempo reale le variazioni dei parametri ambientali. Ciò permette di elevare scalabilità ed efficienza energetica dei sistemi integrati. Su questi temi sono attive collaborazioni con università, centri di ricerca e compagnie di semiconduttori, quali Infineon Technologies, STMicroelectronics, Intel Labs.

• Il gruppo di ricerca ha sviluppato negli anni una rilevante esperienza nel settore della sintesi di frequenza in silicio, basati su phase-locked loop (PLL) e multypling delay-locked loop (MDLL) ha proposto numerose innovazioni che hanno migliorato in maniera rilevante lo stato dell’arte, e pubblicato sull’argomento un libro di testo a diffusione internazionale, edito nel 2007 dalla Cambridge University Press. In tale ambito, il gruppo ha dato importanti contributi ed è riconosciuto come un centro di eccellenza a livello internazionale. A titolo di esempio, tra le applicazioni sviluppate per le radiofrequenze (RF), vi sono sintetizzatori/modulatori di frequenza operanti a frequenze tra 1 e 30 GHz per applicazioni wireless (WiFi, LTE, 5G, IoT), in cui l’utilizzo di calibrazioni digitali operanti in background (il solo modulatore comprende più di 20 mila transistori) permette di raggiungere contemporaneamente basso jitter (100-300 femtosecondi) a bassa potenza (4-10 mW). Oggi tali tecniche vengono anche applicate alla progettazione di sistemi radar FMCW in CMOS operanti a 77 GHz, a sistemi per ponti radio ad alta capacità in banda E, ma anche in sintetizzatori di frequenza in CMOS per applicazioni IoT, che pur mantenendo un ottimo prodotto jitter-consumo e abbiano una limitata occupazione d’area.
• Area nuova su cui il gruppo opera è quella degli amplificatori di potenza RF a controllo digitale ed in generale alle architetture polari e di tipo “LINC” (linear amplification with non-linear elements) per trasmettitori RF ad alta efficienza. L’applicazione di principale interesse è l’internet-of-things (IoT).
• Altra area attiva in cui il gruppo ha fornito rilevanti risultati è lo studio dei meccanismi di generazione di rumore di fase negli oscillatori elettronici, nei sistemi injection locking, nei moltiplicatori e divisori di frequenza. In tale campo è stata introdotta una descrizione teorica dei meccanismi di conversione del rumore flicker a bassa frequenza in rumore a radiofrequenza, negli oscillatori in CMOS, e proposte e dimostrate sperimentalmente efficaci soluzioni circuitali per ridurre tale conversione che hanno migliorato lo stato dell’arte.
• Un altro ambito in cui si sono ottenuti importanti risultati riguarda la progettazione dei sistemi totalmente integrati in CMOS per la sensoristica, sia nel campo della rilevazione del segnale neuronale (neural recording) per esperimenti di neuroscienze e per fini terapeutici, sia nel campo dei accelerometri, giroscopi, magnetometri MEMS (Micro Electro-Mechanical Sensors). In tali settori, si pone la sfida dell’acquisizione del segnale e della conversione analogica/digitale del segnale, a basso rumore e bassa potenza dissipata.