Simone Dartizio, ricercatore al Dipartimento di Elettronica, Informazione e Bioingegneria del Politecnico di Milano, ha ricevuto l’ISSCC 2023 Jan Van Vessem Award for Oustanding European Paper per l’articolo “A 76.7fs-Integrated-Jitter and -71.9dBc In-Band Fractional-Spur Bang-Bang Digital PLL Based on an Inverse-Constant-Slope DTC and FCW Subtractive Dithering”.
Al paper, presentato durante l’edizione 2023 della IEEE International Solid-State Circuits Conference di San Francisco, hanno contribuito anche Francesco Tesolin, Giacomo Castoro, Francesco Buccoleri, Luca Lanzoni, Michele Rossoni, Dmytro Cherniak, Luca Bertulessi, Carlo Samori, Andrea Lacaita e Salvatore Levantino.
I sintetizzatori di frequenza, realizzati su circuiti integrati, rivestono un ruolo cruciale nel funzionamento di qualunque dispositivo odierno con connessione internet. Le loro prestazioni in termini di purezza spettrale sono determinanti per garantire la massima velocità di comunicazione tra il dispositivo e la rete. Migliorare le prestazioni di tali sintetizzatori è quindi essenziale per abilitare l'uso delle future generazioni di sistemi di comunicazione wireless (6G).
I sintetizzatori di frequenza digitali a singolo bit, noti come bang-bang PLL, sono opzioni eccellenti per applicazioni in cui compattezza e portabilità sono requisiti chiave, come negli smartphone, grazie alla loro ridotta occupazione di area. Tuttavia, a causa della scarsa purezza spettrale di tali sistemi, il loro utilizzo è finora stato limitato. L'articolo premiato illustra il design e le misure sperimentali di un prototipo di bang-bang PLL che raggiunge prestazioni di purezza spettrale eccellenti, le migliori attualmente presenti in letteratura per questi sistemi.
Il successo di questo prototipo è attribuibile all'impiego di un nuovo convertitore digitale/analogico estremamente lineare, cruciale per ottenere prestazioni superiori allo stato dell’arte. Il prototipo è stato sviluppato nel laboratorio ARPLab del Dipartimento di Elettronica, Informazione e Bioingegneria del Politecnico di Milano e prodotto con tecnologia 28nm CMOS TSMC. I risultati dimostrano concretamente la possibilità di utilizzare i bang-bang PLL per applicazioni wireless ad alte prestazioni.
