Elettronica > Sintetizzatori di frequenza ad alte prestazioni per sistemi wireless (HPFS)

Abstract del Progetto

La realizzazione di radio in processi CMOS a basso costo per standard cellulari e WiFi è oggi possibile. Tuttavia l’ulteriore evoluzione degli standard di comunicazione verso bit rate sempre più elevati (WCDMA e WiMax 802.16e) rende necessari ulteriori miglioramenti nelle prestazioni di rumore e banda. In particolare, il sintetizzatore di frequenza, utilizzato nella radio come oscillatore locale, deve garantire jitter dell’ordine di centinaia di femtosecondi, pur mantenendo elevatissima risoluzione di frequenza. Grazie allo scaling aggressivo dei moderni processi CMOS, è oggi però possibile migliorare le prestazioni realizzando a basso costo tecniche sempre più avanzate di calibrazione in background dei circuiti analogici. Un sintetizzatore totalmente integrato tra 3.0 e 3.6GHz con risoluzione di 100Hz, banda di 3MHz, jitter rms inferiore a 800fs e spurie inferiori a 57dBc è stata dimostrata con successo in un processo CMOS a 65 nm. Tale sintetizzatore utilizza un filtro digitale riconfigurabile, due nuovi algoritmi per la cancellazione delle spurie ed una innovativa tecnica di soppressione del rumore flicker in oscillatori controllati in tensione. HPFS è un progetto di ricerca finanziato da enti pubblici (UE e MIUR) e compagnie multinazionali (Intel, USA).

Sintetizzatore di frequenza digitale tra 3.0 e 3.6GHz in CMOS 65nm

Responsabile del progetto

Risultati del progetto ed eventuali pubblicazioni scientifiche/brevetti

La ricerca ha attualmente prodotto tre brevetti depositati.